Jsou zapojení, kde se bez signálového procesoru, příp. programovatelného hradlového pole, obejdeme. V opačném případě nám však mezi DSP / FPGA a vf částí systému vzniká prázdné místo, které bude nutné vyplnit, ideálně vhodnou strukturou analogového front - endu.